Сортировать:
- по релевантности
- по дате
- по зарплате
от
100 000 Р
Описаниеопыт описания/тестирования/отладки цифровых схем на языке Verilog/VHDL от 2 лет; опыт работы c questasim/modelsim. Обязанностиразработка, анализ алгоритмов цифровой обработки сигналов и реализ...
12.04.2024; Источник: trudvsem.ru