Сортировать:
- по релевантности
- по дате
- по зарплате
ТребованияОбязанности: Разработка системной части на FPGA; Реализация алгоритмов ЦОС; Отладка "в железе"; Моделирование процессов. Требования: Знание одного из HDL языков: Verilog/VHDL/System Verilog ...
04.06.2025; Источник: superjob.ru